全球碳化硅（SiC）市場的風向正在發生劇烈轉變。近日，半導體巨頭安森美（Onsemi）宣佈其位於捷克羅茲諾夫的廠區將裁減200至300名員工，主要波及核心的碳化硅晶圓製造部門。這也是繼2025年裁員170人後，該廠區再度面臨組織調整。

這場裁員風暴的背後，折射出西方半導體廠商在面對中國本土供應鏈強勢崛起時的陣痛。隨着中國SiC廠商的崛起和成本的優勢，將一片碳化硅晶圓的生產成本壓低至西方同行的三分之一，強烈的價格重塑正迫使安森美等國際巨頭不得不重新審視其「從晶圓到芯片」的垂直一體化戰略。

然而，在技術路線上，2026年，SiC MOSFET的競爭並沒有簡單走向「溝槽全面取代平面」。但卻進入了一個更復雜的路線分化期：一邊，三菱電機、博世、東芝、羅姆、英飛凌等廠商繼續深挖溝槽結構，試圖通過更高晶胞密度、更低導通電阻和更強功率密度，打開下一代主驅逆變器和eAxle的性能上限；另一邊，意法半導體、Wolfspeed、安森美並沒有急於切換到溝槽，而是繼續壓榨平面架構的工程潛力，用成熟工藝、車規驗證經驗、製造良率和供應鏈規模，守住大規模商業化的底線。

這並不是一場先進路線對落後路線的簡單替代，而是藏着半導體工業在極致性能與商業良率之間的終極思辨。

這些廠商，都已經把SiC「溝槽」挖出來了

說到溝槽SiC，首先需要釐清，全球半導體巨頭為何執着於在芯片上「挖坑」？

簡單地來說，平面型SiC的導通電阻（Rds(on)）已經逼近了其物理極限，尤其是夾在基區之間的JFET電阻，成為了無法逾越的屏障。為了進一步壓低成本、提升功率密度，行業不少廠商集體邁向「向下挖槽」的溝槽時代。溝槽結構通過將柵極垂直埋入芯片內部，徹底消除了JFET電阻，並在同等面積下實現了更高的晶胞密度。

仔細拆解今年各大廠的最新動作，你會發現，哪怕同樣是「挖坑」，各家的鑿子和目的也完全不同。而隨着溝槽SiC的加速出貨，這場競爭正在明顯加速。

今年6月下旬，日本功率器件老廠三菱電機繼續推進溝槽代際升級，將正式按順序交付其新型第五代SiC MOSFET裸芯片樣品。這些裸芯片專為電動汽車（xEV）主驅逆變器和高度集成的電驅動橋（e-Axle）而設計。三菱電機專有的溝槽結構，在額定電壓和閾值電壓相同的情況下，成功將導通電阻比其現有的第四代溝槽產品再降低約25%。

（左）帶有溝槽的SiC-MOSFET晶圓（效果圖）

（右圖）溝槽式SiC-MOSFET裸芯片佈局（出貨樣品渲染圖）

作為汽車零部件巨頭，博世（Bosch）最新推出的第三代（Gen 3）SiC MOSFET平台，直指牽引逆變器在高壓環境下的效率與散熱痛點。它沿用了垂直溝槽架構，但演進出「雙通道（Dual-channel）」概念。所謂雙通道，即利用每個柵極溝槽的兩側側壁同時作為導電通道。在不增加額外晶圓面積的前提下，這種設計讓導電面積直接翻倍，使溝道電阻降低近一半。據悉，博世將芯片厚度減少了40%，達到100微米的目標值，這為其帶來了極其優異的基體電阻表現和散熱性能。

博世第三代SiC MOSFET的架構改進（來源：博世）

值得注意的是，溝槽技術的這把火，在 2026 年已經不僅侷限於汽車動力總成，而是順着 800V高壓直流架構，一路燒到了需求暴漲的AI數據中心戰場。

2026年5月21日，東芝宣佈，已開始出貨1200V溝槽柵SiC MOSFET TW007D120E的測試樣品。面向下一代 AI 數據中心和可再生能源設備的電源系統。與東芝現有產品相比，該器件將單位面積導通電阻（RDS(on)A）降低約 58%，並將品質因數 RDS(on)×Qgd改善約 52%；該器件採用支持頂部冷卻的 QDPAK 封裝。東芝還表示，將在 2026財年為 TW007D120E 的量產做準備。

（圖源：東芝）

然而，隨着溝槽陣營的全面鋪開，卻有廠商踩了一下剎車。

羅姆（ROHM）在業內曾以極其激進的雙溝槽結構聞名，早在2015年，羅姆就開始量產溝槽型SiC MOSFET，從其第3代和第4代產品開始，羅姆不僅在柵極（Gate）挖槽，在源極（Source）也挖槽，以此追求極致的低導通電阻。然而，其最新發布的第5代SiC MOSFET卻畫風突變。第5代產品不再單純依賴此前的標準雙溝槽結構，而是轉向精細化改進元件結構並優化製造工藝，據了解，通過這種方式，第5代SiC MOSFET在高溫工況下將導通電阻較第四代產品降低約30%。

羅姆的這一策略可能反映出一些變化：溝槽SiC並不是越激進越好。對於車規級主驅逆變器、AI服務器電源和高功率工業系統而言，低導通電阻只是第一層指標，柵氧可靠性、短路魯棒性、開關損耗、熱穩定性、製造良率和成本一致性同樣關鍵。

而英飛凌的CoolSiC自誕生起就走了一條獨特的不對稱溝槽（Asymmetric Trench / 半溝槽）路線，並在2026年全面推進其CoolSiC M2世代。更通俗的來說，英飛凌只利用溝槽的一側側壁作為通道，而將另一側做成大面積的P+注入區，以此死死保護住溝槽底部的氧化層。而與此同時，英飛凌在2026年的技術白皮書中頻繁放風其「超級結（Super Junction）SiC MOSFET」的研發。這意味着英飛凌不僅在縱向挖槽，還試圖在橫向引入多重超結拓撲，徹底打破SiC的耐壓極限。

從三菱電機、博世、東芝，到羅姆和英飛凌，可以看到溝槽SiC正在呈現出不同的演進路徑：有人把它推向eAxle，有人用它提升牽引逆變器功率密度，有人把它導入AI數據中心電源，也有人從結構激進轉向工程兌現，甚至繼續探索超級結等下一代結構。這說明，溝槽SiC的競爭已經進入深水區。它不再只是器件結構創新，而是車規量產、AI電源、先進封裝、芯片減薄、熱管理和工藝良率之間的系統競爭。

平面SiC還沒認輸

在溝槽型SiC被奉為圭臬的當下，另外三大超級巨頭——意法半導體（ST）、Wolfspeed與安森美，並沒有轉向溝槽，而是通過壓榨平面架構的潛力來獲取商業上的勝利。

就在2026年6月9日，Wolfspeed正式推出其第五代（Gen 5）SiC MOSFET技術。Wolfspeed用強悍的數據證明平面架構依然擁有可怕的進化空間：相比市面同類1200V競品，Gen 5技術通過對導通電阻 RDS(ON)的持續優化，將比導通電阻（RSP）最高降低了27%，顯著改善了系統級導通損耗； 在175℃的高溫極限下，其1200V平台（QEM50120-25D10）實現了3.4mΩ-cm2的超低芯片級RSP，750平台也達到了2.0 mΩ-cm2。兩個電壓平台均實現了±18%的超窄導通電阻分佈，極大減少了工程師在系統級設計時的裕量冗餘。Gen 5在維持上一代優異體二極管與低開關損耗的同時，將結溫能力直接拉高至 200℃連續工作（極限壽命下可達215℃）。

175℃ 下1200 V芯片比導通電阻RSP（總面積基準）變化趨勢（圖源：Wolfspeed）

作為憑藉平面型SiC、依託早期特斯拉紅利奠定全球市佔率第一的ST，其一舉一動也在牽動着整車廠的神經。儘管業內此前盛傳其將全面轉向溝槽架構，但ST在其第四代（Gen 4）SiC MOSFET的發布資料中給出的公開路線圖顯示，其下一代（Gen 5）功率器件將繼續固守平面陣營，採用一種基於平面結構的全新高功率密度技術。這種對成熟路徑的堅守，無疑給搖擺中的下游主機廠喫下了一顆定心丸。

安森美目前還沒有推出最新的SIC平台，最新一代的EliteSiC M3e是2024年7月發布的平台。安森美至今沒有急於推出顛覆性的新架構，正是因為它兩年前在前瞻性佈局平面工藝時，就已經把技術指標壓榨的很大。在不引入物理挖槽工藝的前提下，硬生生將導通損耗降低了約30%，關斷損耗最高降低了50%。

這片「舊王牌」在2026年的商用戰場上依然展現出恐怖的生命力：2025年底至2026年，小米重磅推出的全新電動SUV YU7，其800V動力主驅平台核心採用的就由安森美的M3e。

在 2026年4 月的北京車展上，安森美宣佈與蔚來（NIO）、吉利深化戰略合作，將增強型的 M3e 平台直接推向下一代900V高壓快充架構。官方數據顯示，1200V M3e 裸芯片在相同的牽引逆變器殼體中可以提供約20%的更高輸出功率，或者在固定功率等級下減少約20%的SiC用量。

或許，正是這種高成熟度平面工藝帶來的高性價比，恰恰解釋了為什麼安森美敢於在近期縮減捷克廠區的上游晶圓自產產能——既然底層的平面設計已經足夠優秀且穩定，轉向外購低成本原料，自己專心做後段封裝和系統級高壓卡位，纔是更精明的商業算盤。

出現了一種折中方案

2026年2月納微發布了第五代GeneSiC平台，技術名稱是：Trench-Assisted Planar，TAP，溝槽輔助平面結構。這有點是平面和溝槽的折中方案。不過在本質上它扔屬於平面柵極結構，但是在平面柵的設計中戰略性地引入淺溝槽，有效克服了傳統平面架構和溝槽架構中通常存在的固有取捨。

與上一代1200V技術相比，第5代平台RDS(on)×QGD 這一品質因數（FoM）改善35%，QGD / QGS 比值提升約25%。首發主打的是車規與工業級剛需的 1200V 系列，與第四代已有的 2300V/3300V 超高壓技術形成互補。

根據《溝槽輔助平面技術的白皮書》所述，在這種設計中，電流流動的溝道主要形成在 SiC 晶圓的頂部表面。與傳統溝槽技術相比，這種平面配置簡化了製造過程。一般來說，平面柵工藝複雜度較低，並且相較於涉及深刻蝕、高深寬比溝槽的工藝，能夠帶來更高的製造良率。

不同功率 MOSFET 技術的晶胞間距：雙溝槽、不對稱溝槽、傳統平面以及溝槽輔助平面技術（圖源：Navitas《溝槽輔助平面技術的白皮書》）

「溝槽輔助」這一部分，是指在器件結構中的源極區域內，戰略性地引入淺溝槽。這些溝槽並不是為了像溝槽 MOSFET 那樣形成主電流路徑。相反，在納微的 SiC MOSFET 設計中，它們的主要功能是優化電場分佈以增強可靠性和魯棒性、降低高溫下的導通電阻（RDS,ON）、改善開關性能、增強柵氧化層可靠性。

傳統平面、雙溝槽、不對稱溝槽、傳統平面以及溝槽輔助平面技術中的電流擴展示意圖（來源：同上）

大廠動作背後的三個底層邏輯

縱觀上述這些SiC產生的最新產品和動作，隱藏着2026年SiC產業的三個深層進化邏輯：

觀察一：從結構魔改向工藝良率的務實迴歸

前幾年，SiC領域存在一種唯結構論，似乎誰的槽挖得更奇特、誰的形狀更復雜，誰就掌握了未來。但2026年的分水嶺表明：SiC溝槽已經過了概念炫技期，正式進入了工業兌現期。羅姆第5代的戰略微調、博世對成熟流程融合的強調、英飛凌對半溝槽的堅守，都釋放了一個強烈的信號——半導體不可能三角：低導通電阻、高可靠性、低製造工藝成本，正在尋找新的動態平衡點。

觀察二：正面挖槽，背面磨薄

過去大家看SiC芯片，目光都集中在正面如何設計柵極。但博世SiC的厚度暴減40%至100微米揭示了溝槽時代的隱藏抓手：基體電阻與熱阻正在成為主要矛盾。當溝槽技術將正面的溝道電阻壓縮到幾乎無無可分的時候，芯片背面襯底自身的電阻佔比就凸顯了出來。如果廠商無法將堅硬、脆性極高的SiC晶圓安全地磨薄到100微米甚至更薄，正面挖再漂亮的槽，整體效率也會被背面的厚度拖後腿。

觀察三：空間焦慮倒逼裸芯片與電驅動橋深度綁定

可以看到，三菱電機在發布第五代溝槽SiC MOSFET時，特別強調裸芯片樣品的交付和eAxle。這背後主要原因是新能源汽車電驅系統架構正在發生深層壓縮。在電動車平台中，大容量電池包、熱管理系統、車身結構和多合一電驅系統不斷爭奪有限空間。主驅逆變器不再只是一個可以獨立佈置的「大盒子」，而是越來越多地被納入電機、減速器和功率電子高度集成的電驅動橋系統之中。對於整車廠和Tier 1而言，逆變器的體積、重量、熱路徑和安裝自由度，正在變成系統設計中的硬約束。裸芯片給模塊廠、Tier 1和主機廠留下了更大的封裝設計空間。

寫在最後

2026年的碳化硅市場，沒有了早期拓荒時代的盲目與狂熱，取而代之的是工業巨頭之間刀刀見肉的陣地戰。

無疑，溝槽結構正在成為SiC MOSFET打開性能上限的重要工具。但與此同時，平面結構並沒有退場。溝槽打開了性能上限，平面守住了成熟製造和車規可靠性的底線。

在這場由海外巨頭主導的平面vs溝槽技術大決戰，國內本土 SiC 芯片廠商似乎並沒有太大的公開聲音。不過這種寂靜背後，折射出國內與海外廠商在戰略優先級上的本質差異：

第一是戰略重心的不同：海外巨頭（如英飛凌、羅姆、意法）在平面技術紅利期結束後，必須依靠技術換代（溝槽）來維持高毛利和技術話語權。而國內本土供應鏈（如襯底、外延、晶圓製造）核心任務是加速建立自主供應鏈並實現規模化卡位。在 800V 乃至更高高壓的主流新能源車、光伏市場中，成熟的平面型 SiC 工藝已經完全夠用，且良率更容易把控。

第二，極致的性價比攻勢： 國際同行在實驗室裏爭論雙溝槽、半溝槽和超結拓撲時，國內廠商正憑藉強大的製造紅利、低廉的電價與產業鏈聚集效應，把平面型晶圓的成本死死壓在400 美元附近。這種價格甚至倒逼安森美等海外 IDM 巨頭放棄部分自產晶圓、轉向外購。

第三，暗度陳倉的研發布局：沒聲音並不代表沒動作。事實上，國內頭部功率器件大廠與晶圓代工廠在溝槽工藝、甚至 8 英寸溝槽線的研發布局上一直在低調推進。只是在目前的商業環境下，國內廠商採取了更務實的策略。

真正決定下一代SiC廠商競爭力的，不是有沒有挖溝，而是誰能把器件結構、外延質量、晶圓尺寸、柵氧工藝、封裝散熱、短路保護和系統驗證做成一個完整閉環。而無論挖不挖槽，他們都在為全球電動化供應鏈提供更多元、更高效的解法。